Digital IC RTL to GDSII—–Route

  • route
    • innovus有几种连线方式?
      • earlyGlobalRoute: place cts
      • sRoute: special route, power planning
      • NanoRoute:
        • 运行之前要检查什么?
          • checkPlace
          • power Routing
          • Physical lef是否缺失
          • timing library是否都有
          • 添加Filler:作用,将vdd,vss等连接起来;也是生产的要求,生产能有空。在金属层上是metal fill
    • route之前的连线与后面连线的区别:
      • route之前的连线是globalEarlyRoute,只会在意少量drc的问题,速度很快
      • 为什么route之前不用nanoRoute?太慢了
      • 真是连线和实验连线结果相差多少?10%左右
      • 实验布线的好处?快速的
    • 纵横交错的走线方式
    • congestion怎么办?
  • postroute
    • 芯片利用率
    • density
  • 布局布线阶段特殊的cell
    • place阶段:well tap; end cap;
    • route之前会添加filler
    • streamOut的时候会添加metal fill
    • 修复天线效应的时候会添加decap cell

发表评论

公司信息

我们的芯片设计网站为读者提供芯片设计知识,公司兴趣广泛,内容涵盖芯片设计基础,到回片后的测试。也关注行业八卦。

最新文章

  • All Post
  • 综合
  • EDA工具使用
  • 芯片设计基础
  • 静态时序分析
  • 行业动态
  • 功耗分析
  • 数字电路基础
  • 数字后端
    •   Back
    • Placement
    • ECO
    • CTS
    • Routing
    • DRC&LVS
    • Floorplan

分类

Company

FAQs

Contact Us

Terms & Conditions

Privacy Policy

Features

Copyright Notice

Mailing List

Social Media Links

Help Center

Products

Sitemap

New Releases

Best Sellers

Newsletter

Help

Copyright

Privacy Policy

Mailing List

© 2024 learn-chip-design版权所有

了解 Start Learning Chip Design Here 的更多信息

立即订阅以继续阅读并访问完整档案。

继续阅读